文献综述（或调研报告）：
相较与N沟道VUMOS器件，P沟道VUMOS器件的设计要考虑其特有的负偏置温度不稳定性（NBTI），它是指当对P型MOSFET施加负栅压和高温应力时,由于在器件的衬底/栅氧化层的界面和栅氧化层中产生了界面陷阱和正陷阱电荷，而导致器件参数发生退化，包括绝对阈值电压的增加、载流子迁移率的下降,使器件输出特性改变，同时寿命降低,从而影响到器件性能的现象。对于P沟道MOSFET的NBTI效应，器件的参数会随着高温应力施加的时间和负的栅偏压的增加而逐渐退化，同时当施加的应力去除之后，一部分栅氧表面陷阱电荷会恢复，退化的器件参数也会随之部分恢复[1][2][3][4]。
对于P沟道VUMOS结构的优化可以分为CELL区和终端区两部分。其中CELL区要优化的重要参数有：降低导通电阻来优化静态功耗、优化槽栅底部的峰值电场来提高击穿电压、减少栅电荷和开关时间来优化高频动态功耗、提高跨度来优化栅极对沟道的控制能力。终端区要优化的重要参数有：优化终端结构来提高击穿电压并逼近理想平行平面结的击穿电压、减少终端长度来优化器件面积和成本、降低击穿电压对终端掺杂浓度和表面氧化层电荷密度变化的敏感度。
P沟道VUMOS的CELL区优化可分为材料优化和结构优化两部分。
CELL区材料优化：
相较于传统的Si材料，SiC材料有更大的禁带宽度，耐高压、适用于高频器件，如图二所示，该VUMOS器件漂移区采用SiC材料[5] ，以承受漂移区和槽栅底部的高电场，使得器件的击穿电压点由A处转移到SiC/Si的交接点B处，提高了击穿电压，同时SiC材料的漂移区可提高掺杂浓度来降低导通电阻，基区的Si材料用于形成沟道和与源极形成欧姆接触。由于SiC形成的漂移区使得沟槽栅底部不易击穿，所以可以增加沟槽深度来进一步降低导通电阻，但这样同时会导致槽栅侧壁氧化层与漏极耦合增加，导致Cgd电容增大，不利于开关特性的提高[6] 。
该VUMOS器件的栅极采用两种不同掺杂的多晶硅材料[7][8] ,上层多晶硅采用P型掺杂，长度为L1，下层多晶硅采用N型掺杂，长度为L2，两层之间采用SiO2隔离，由于两种材料的功函数差异，改变了槽栅侧壁和沟道处的电场分布，通过在两种多晶硅交界处引入额外的电场峰值，提高了沟道处的载流子迁移率，同时降低了槽栅底部的峰值电场。通过优化L1和L2的长度以及两种掺杂多晶硅的功函数，可以在不增加导通电阻的情况下提高跨导和击穿电压。
该VUMOS器件栅极同样采用两种不同掺杂的多晶硅材料[9] ，与源区和基区的离子注入同时进行，故两者厚度一致。由于两层间不采用SiO2隔离，所以在N 与P区之间存在耗尽层，因此减少了栅极与漏极之间的耦合电容，提高了器件的开关速度。
该VUMOS沟道采用不掺杂的GaN材料[10] ，初始时被基区耗尽，栅极加电压后，沟道工作于积累模式，因此沟道载流子迁移率很高，仅仅被表面粗糙程度和杂质散射所决定。
随着沟道迁移率的提高，器件开关速度明显提升，与相同导通电阻的传统器件相比，该器件开关时间减小同时栅电荷也减小，开关功耗降低。
以上是文献综述，课题毕业论文、任务书、外文翻译、程序设计、图纸设计等资料可联系客服协助查找。
